高速DAC寬帶輸出網(wǎng)絡(luò)知識與設(shè)計(jì)
發(fā)布時(shí)間:2018-05-09 15:51:33 瀏覽:7902
今天,對于新IC元器件和技術(shù)的需求依然以令人吃驚的速 度增長。商業(yè)和國防工業(yè)是需求增長的主要刺激因素。目 前涉及半導(dǎo)體行業(yè)的大部分新規(guī)格都圍繞著降低尺寸 (size)、重量(weight)和功耗(power)而展開——即SWaP。在 半導(dǎo)體行業(yè),我們通過不斷改進(jìn)的技術(shù)以及更巧妙的設(shè)計(jì) 來滿足這些要求。然而,性能也是關(guān)鍵需求,尤其是GSPS 領(lǐng)域的數(shù)模轉(zhuǎn)換器(DAC)技術(shù)。為了跟上這一步伐,人們 常常忽略了關(guān)鍵的模擬輸出匹配網(wǎng)絡(luò)。
為了提供更高的清晰度,通常認(rèn)為高頻是超過1 GHz的頻 率,高速是超過1 GSPS的速度;更重要的是,最終用戶可 能會(huì)在DAC之后集成一個(gè)放大器,因此可用信號便不那么 依賴于信號電平,而更多地依賴噪聲和保真度。本文將討 論匹配元器件及其互連, 并在選擇變壓器或巴倫,以及涉 及到應(yīng)用連接配置技巧時(shí)重點(diǎn)關(guān)注關(guān)鍵規(guī)格。最后,本文 將提供一些思路和優(yōu)化技巧,說明在GHz區(qū)域工作的DAC 如何實(shí)現(xiàn)寬帶平滑阻抗變換。
DAC用途廣泛;最常見的用途包括:商業(yè)和軍事通信中的 高頻復(fù)雜波形生成、無線基礎(chǔ)設(shè)施、自動(dòng)測試設(shè)備(ATE) 以及雷達(dá)和軍用干擾電子產(chǎn)品。系統(tǒng)架構(gòu)師找到合適的 DAC后,必須考慮輸出匹配網(wǎng)絡(luò),以保持信號結(jié)構(gòu)。元件 選型和拓?fù)漭^之從前更為重要,因?yàn)镚SPS DAC應(yīng)用要求工 作在超奈奎斯特頻率下,此時(shí)所需的頻譜信息位于第二、 第三或第四奈奎斯特區(qū)。
首先讓我們來考察DAC的作用,及其在信號鏈中的位置。 DAC的作用很像信號發(fā)生器。它能在中心頻率(Fc)范圍內(nèi) 為復(fù)雜波形提供單音。以前,F(xiàn)c最大值位于第一奈奎斯特 區(qū)中,或者為采樣頻率的一半。較新的DAC設(shè)計(jì)具有內(nèi)部 時(shí)鐘倍頻器,可以有效地倍增第一奈奎斯特區(qū);可將其稱 為“混頻模式”操作。使用混頻模式的DAC自然輸出頻率響 應(yīng)具有sinX/e^(X2)曲線的形狀,如圖1所示。系統(tǒng)架構(gòu)師可 參考產(chǎn)品數(shù)據(jù)手冊,了解元器件性能。很多時(shí)候,諸如功 率水平和無雜散動(dòng)態(tài)范圍(SFDR)等性能參數(shù)會(huì)給出多種頻 率下的數(shù)值。明智的系統(tǒng)設(shè)計(jì)人員可將同一個(gè)DAC應(yīng)用于 上文所述的超奈奎斯特區(qū)中。值得注意的是,在較高頻率 下(或較高區(qū)域中)預(yù)期輸出電平將會(huì)低得多,因此很多信 號鏈會(huì)在DAC之后集成一個(gè)額外的增益模塊或驅(qū)動(dòng)放大 器,以補(bǔ)償該損耗。
圖1. DAC Sinx/x輸出頻率響應(yīng)與混頻模式的關(guān)系
只有最終用戶設(shè)計(jì)和測得的最佳性能GSPS DAC才是好器 件。為了最大程度發(fā)揮高品質(zhì)DAC的性能,應(yīng)當(dāng)只選用最 好的元器件。必須在一開始就作出重要的電路決定。數(shù)據(jù)手冊上的DAC性能是否提供了足夠的輸出功率?是否需要 有源器件?信號鏈?zhǔn)欠裥枰獜腄AC差分輸出傳送至單端環(huán) 境? 是否需要用到變壓器或巴倫?巴倫的合適阻抗比是多 少?本文將重點(diǎn)討論巴倫或變壓器的使用。
選擇巴倫時(shí),應(yīng)仔細(xì)考慮相位和幅度不平衡。阻抗比(電壓 增益)、帶寬、插入損耗和回?fù)p同樣也是重要的性能考慮因 素。采用巴倫進(jìn)行設(shè)計(jì)并不總是簡單明了。例如,巴倫的 特性隨頻率而改變,這會(huì)給預(yù)期蒙上陰影。有些巴倫對接 地、布局布線和中心抽頭耦合敏感。系統(tǒng)設(shè)計(jì)人員不應(yīng)完 全根據(jù)巴倫數(shù)據(jù)手冊上的性能作為器件選擇的唯一基礎(chǔ)。 經(jīng)驗(yàn)在這里能夠發(fā)揮巨大作用:存在PCB寄生效應(yīng)時(shí),巴 倫以新的形式構(gòu)成外部匹配網(wǎng)絡(luò);轉(zhuǎn)換器的內(nèi)部阻抗(負(fù) 載)同樣成為等式的一部分。
選擇巴倫時(shí)需注意的重要特性有很多,本文不作深入討 論。如需了解這方面的更多信息,以及如何選擇正確的變 壓器或巴倫,請參見本文末尾列出的參考文獻(xiàn)1和2。
目前市場上,Anaren、HYPERLABS、Marki Microwave、 Mini-Circuits和Picosecond作為最佳解決方案,可提供最寬 的帶寬。這些專利設(shè)計(jì)采用特殊拓?fù)?,允許只采用單一器 件實(shí)現(xiàn)千兆區(qū)域帶寬擴(kuò)展,從而提供更高的平衡度。
使用單個(gè)巴倫或多個(gè)巴倫拓?fù)鋾r(shí),最后需要注意的一點(diǎn) 是,布局對于相位不平衡同樣具有重要作用。為在高頻下 保持最佳性能,布局應(yīng)盡可能對稱。否則,走線輕微失配 可能使采用巴倫的前端設(shè)計(jì)變得毫無用處,甚至使動(dòng)態(tài)范 圍受限。
依賴頻率的元器件將會(huì)始終限制帶寬,如并聯(lián)電容和串聯(lián) 電感。也就是說,考慮優(yōu)化而非匹配,可能更為有效。今 天,巴倫的超寬帶寬幾乎不可能“配合”多倍頻程頻譜范 圍。對以上參數(shù)的優(yōu)化則要求對系統(tǒng)的最終用途有深入的 了解。例如,電路是否需要提供最大功率傳輸,而較少考 慮SFDR?或者是否需要最高線性度設(shè)計(jì),同時(shí)突出SNR和 SFDR而較少考慮DAC的輸出驅(qū)動(dòng)強(qiáng)度?這意味著在應(yīng)用 中,應(yīng)當(dāng)權(quán)衡每個(gè)參數(shù)的重要性。本例中,如圖2所示為AD9129 GSPS DAC輸出網(wǎng)絡(luò)。該網(wǎng)絡(luò)中的每個(gè)電阻和巴倫 都可改變,然而隨著每個(gè)電阻值的變化,性能參數(shù)也會(huì)如 表1所示發(fā)生改變。
圖2. AD9129 DAC輸出前端功能框圖
表1. 幾種情形的數(shù)據(jù)定義DAC優(yōu)化 | 巴倫 | R1/R2 (Ω) | R3/R4 (Ω) |
情形1 | TC1-33-75G2 + (1:1阻抗比) | DNI | 50 |
情形2 | BAL-0006SMG (1:2阻抗比) | 100 | 50 |
情形3 | BALH-000+SMG (1:1阻抗比) | 100 | 50 |
讀者需注意,最佳元器件值之間的差異非常小。巴倫元件 具有最大的變化值。下文圖3中的數(shù)據(jù)顯示DAC寬帶噪聲 輸出模式的優(yōu)化;DAC只是在全部可用頻譜帶寬中產(chǎn)生信 號音。最初的情形顯示第一奈奎斯特區(qū)的可用功率下降, 而第二、第三和第四奈奎斯特區(qū)中極有可能出現(xiàn)混疊信號 音。情形2顯示第一和第二奈奎斯特區(qū)中的輸出電平增 加,以及較高奈奎斯特區(qū)中的可用功率下降。最后,情形 3為最佳情況,看上去在第一和第二奈奎斯特區(qū)具有良好 的輸出功率,同時(shí)相比情形1,區(qū)域3和4中的可用功率保 持在最低水平。
圖3. 寬帶噪聲模式中的DAC性能
圖4和5顯示DAC為單音模式時(shí)的記錄數(shù)據(jù)。圖5顯示多個(gè) 奈奎斯特區(qū)中不同頻率的輸出功率水平。圖4顯示各種情 形與DAC輸出頻率下的SFDR。讀者應(yīng)當(dāng)對參數(shù)規(guī)劃的權(quán) 衡取舍有一個(gè)更全面的了解,因?yàn)殡S著設(shè)計(jì)過程的展開, 必須理解這些參數(shù)并對其優(yōu)化。顯然,情形1可以通過替 換為帶寬更寬的巴倫解決方案加以改進(jìn),即情形2。在第 二奈奎斯特區(qū)獲得更高的功率水平和更佳的SFDR。此外, 情形3中采用1:2寬帶巴倫,則改進(jìn)后的功率水平便得到了 保持,同時(shí)進(jìn)一步改進(jìn)了系統(tǒng)的SFDR。其它重要發(fā)現(xiàn)有: 在1900 MHz附近存在SFDR的“最有效點(diǎn)”。該性能獨(dú)立于輸 出元器件,這是因?yàn)镈AC存在內(nèi)部阻抗。
圖4. SFDR性能對比
圖5. 輸出功率水平對比
GSPS DAC的最新發(fā)展可讓設(shè)計(jì)人員在發(fā)射信號鏈上略過多 個(gè)混頻級,直接處理所需的RF頻段。使用GSPS DAC時(shí),必 須仔細(xì)考慮輸出網(wǎng)絡(luò)。設(shè)計(jì)高速、高分辨率轉(zhuǎn)換器布局 時(shí),不容易照顧到所有的具體特性。從DAC輸出差分環(huán)境 轉(zhuǎn)換至單端RF輸出時(shí),必須特別注意巴倫的選擇。另外, 設(shè)計(jì)GSPS DAC輸出網(wǎng)絡(luò)時(shí),必須注意網(wǎng)絡(luò)的布局與拓?fù)洌?走線寬度和長度是非常重要的參數(shù),需加以優(yōu)化。記住, 為了配合特定應(yīng)用,需要滿足很多參數(shù)。
推薦資訊
EV12AS350B 是高性能模數(shù)轉(zhuǎn)換器,應(yīng)用于高速測試設(shè)備包括自動(dòng)測試設(shè)備領(lǐng)域。它采用四個(gè)交疊 12 位 ADC 核,有 5.4GSPS 轉(zhuǎn)換速率,具備高采樣率、高分辨率和低雜散特性。
采集直流信號時(shí),ADC 芯片采樣率選擇需綜合考慮精度、成本和系統(tǒng)需求,純直流信號理論上低采樣率(如 10Hz 至 100Hz)即可,但為保障穩(wěn)定性和準(zhǔn)確性通常需更高采樣率,一般建議至少為信號最高頻率的 5 - 10 倍,多通道信號采集時(shí)還需考慮通道數(shù);